对JTAG引脚的处理
对JTAG引脚的处理 -
在电路设计时，JTAG口的TCK要加3.3V上拉。上拉电阻值取4.7K。另外，要考虑到在成品阶段(此时已不需要通过JTAG编程)，将TCK.TMS.TDI引脚接地，这样更能提高系统的抗干扰能力，对于提高系统的稳定性是非常主要的。
步骤：1、打开复用时钟：RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO,EANBLE);2、调用重映射函数：GPIO_PinRemapConfig(GPIO_Remap_SWJ_Disable,ENABLE);进行上述配置后即可将JTAG下载引脚当成普通GPIO来使用了！
在电路设计时，JTAG口的TCK要加3.3V上拉。上拉电阻值取4.7K。另外，要考虑到在成品阶段(此时已不需要通过JTAG编程)，将TCK.TMS.TDI引脚接地，这样更能提高系统的抗干扰能力，对于提高系统的稳定性是非常主要的。
步骤：1、打开复用时钟：RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO,EANBLE);2、调用重映射函数：GPIO_PinRemapConfig(GPIO_Remap_SWJ_Disable,ENABLE);进行上述配置后即可将JTAG下载引脚当成普通GPIO来使用了！
烧录单片机是，你关闭JTAG的熔丝位就行了。JTAG的熔丝位设置出厂时是默认为打开的。你如果要把JTAG的引脚当成普通的I/O口使用，在烧录芯片时把JTAG这一项不要打钩就行了。
含有JTAG口的芯片种类较多，如CPU、DSP、CPLD等。JTAG内部有一个状态机，TAP控制器。TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。JTAG标准定义了一个串行的移位寄存器。寄存器的每一个单元分配给IC芯片的相应引脚，每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元。这还有呢？
stm32F407VG JTAG引脚怎么样设为普通IO -
GPIO_PinAFConfig( , ,GPIO_AF_MCO);直接配置GPIOx_MODER为输出，或输入模式即可，但是注意：STM32F4复位后JTAG对应的管脚的GPIOx_MODER值是0x02,即复用功能！所以直接配置GPIOx_MODER为所需的模式就可以了！所以f4中，我们使用不用的jtag脚只需像平常使用其他io一样配置就好了等我继续说。
一般是不需要的，但要有地线要和电路板的地线接一起。
fpga学习板的JTAG引脚断了 -
你说的是FPGA的JTAG引脚断了？一般芯片的引脚断了就只能换一块芯片上去了，手工焊接贴片芯片不是不可以，是需要技术的。如果不想换芯片，只是修理，也不是不可以。不要把断掉的脚往上焊了，直接拉一根焊锡从引脚到PCB上的焊盘就可以了。
其他回答 向左转|向右转如果你的是STM32F10XXX的MCU就不需要外加外部电阻，以上是在STM32F10XXX参考手册上找到的。向左转|向右转上图是野火的STM32F103VET6板上的JTAG原理图供参考6728402 | 发布于2012-10-28 举报| 评论9 0 为您推荐： stm32芯片怎么认引脚 stm32芯片怎么焊接 stm32f4引脚图希望你能满意。
jtag是什么意思 -
与JTAG 接口兼容的器件可以是微处理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、DSP、ASIC 或其它符合IEEE1149.1 规范的芯片。IEEE1149.1 标准中规定对应于数字集成电路芯片的每个引脚都设有一个移位寄存单元，称为边界扫描单元BSC。它将JTAG 电路与内核逻辑电路联系起来，同时隔离内核逻辑电路和芯片等我继续说。
JTAG的工作原理是通过特殊的测试芯片（Test Access Port，简称TAP）与目标芯片建立联系，通过链式扫描进入目标芯片内部的引脚和内部逻辑电路，可以对芯片进行测试和调试。JTAG接口由四条线组成：TDI（Test Data In）、TDO（Test Data Out）、TCK（Test Clock）和TMS（Test Mode Select）。TDI和TDO分别用于到此结束了？。