bar寄存器预取
PCIe 64 bit不可预取的BAR 地址分配 -
对于64 bit不可预取的Base Address Registers (BAR) 设备，软件在分配地址时是可行的。关键在于系统是否具备足够的non-prefetchable窗口资源。在PCIe协议中，64位可预取BAR被推荐使用，但在某些情况下，如果没有64位预取窗口资源，会从32位预取窗口中分配。对于那些需要大量不可预取内存空间的设备，如果平台到此结束了？。
映射到IO空间的设备每个BAR不能占用大于256byte，在X86系统中IO编址是16位的，此时BAR中的高16bit需要hardware to zero。2. memory address map构造完成以后需要为设备分配地址空间，此时就是把分配给设备的起始地址写入BAR寄存器即可。比如上面位一个设备分配1MB的空间，在0xff000000（4GB-16MB）的位置，..
对于64 bit不可预取的Base Address Registers (BAR) 设备，软件在分配地址时是可行的。关键在于系统是否具备足够的non-prefetchable窗口资源。在PCIe协议中，64位可预取BAR被推荐使用，但在某些情况下，如果没有64位预取窗口资源，会从32位预取窗口中分配。对于那些需要大量不可预取内存空间的设备，如果平台到此结束了？。
映射到IO空间的设备每个BAR不能占用大于256byte，在X86系统中IO编址是16位的，此时BAR中的高16bit需要hardware to zero。2. memory address map构造完成以后需要为设备分配地址空间，此时就是把分配给设备的起始地址写入BAR寄存器即可。比如上面位一个设备分配1MB的空间，在0xff000000（4GB-16MB）的位置，..
1、pci芯片的配置寄存器分为pci配置寄存器pci configuration registers和局部配置寄存器local configuration registers。这个我看pci9054 databook时一直以为local configuration registers是说dsp上的寄存器。。。太久没做事情了，这个英文和中文都断点了。。。2、6个pci bar（0-5），其中bar2-5对应4个局部空间说完了。
8cx Gen3的LLC得益于Dynam IQ crossbar，延迟低，但L2 Cache容量较小。处理器利用访存违例预测器，如A78的32项预测器，以提高准确性。然而，A78在访存并行度和隔离性上存在挑战，预取器的干扰可能导致性能波动。A78不支持pointer chasing，因此在处理某些复杂任务时可能稍逊一筹。尽管核外组件相对复杂等我继续说。
求助关于电脑方面的知识 -
自己摸索是最快的什么不懂就多点点怎么折腾也没关系大不了重装，