IIC数据读取问题
IIC数据读取问题 -
不是的，他无法判断你从哪读取，读数据，首先为起始信号-》从地址（最后一位为W写）》重复起始信号-》从地址（最后一位为R读）》存放的寄存器地址或读的数据地址-> 读到的数据。这么个过程。不懂的可以接着问。建议好好看下IIC时序图就明白了等我继续说。
从上图知道，sda的数据要在scl低电平期间跳变，在scl高电平期间采样sda的数据。下面分析代码：在一次通信中，数据位有8个，那么读一个byte的数据，要采8次sda上的数据，故代码中用了8次循环，每次循环采样一次数据。在每次循环中，scl设为高电平，将读入数据；temp用来存储读入的数据，对其左移1位，..
不是的，他无法判断你从哪读取，读数据，首先为起始信号-》从地址（最后一位为W写）》重复起始信号-》从地址（最后一位为R读）》存放的寄存器地址或读的数据地址-> 读到的数据。这么个过程。不懂的可以接着问。建议好好看下IIC时序图就明白了等我继续说。
从上图知道，sda的数据要在scl低电平期间跳变，在scl高电平期间采样sda的数据。下面分析代码：在一次通信中，数据位有8个，那么读一个byte的数据，要采8次sda上的数据，故代码中用了8次循环，每次循环采样一次数据。在每次循环中，scl设为高电平，将读入数据；temp用来存储读入的数据，对其左移1位，..
因为I2C在读数据的时候实际上是两次传输，第一次传输向设备发送需要读取的寄存器地址（实际的写操作），然后读取数据（实际的读操作）；而写操作直接就是把寄存器地址和需要写进去的数据当做一次传输进行（实际的写操作）。可以用示波器看看数据线上的数据。
问题是出restart的时序上。SCL为低时，拉高SDA，SCL再拉高，SDA拉低，SCL拉低。看是否能帮到你。
FPGA的IIC读时序,连续读两个数据结果第一能够读出来,第二个数据读不出 ...
先从硬件端看看，如果可以的话，把波形拉出来测测看，是不是有干扰等问题如果硬件端没有问题的话，再看看你的程序上是不是有不对的地方，
1、avr 最低电压可以达到1.8V，你用3.3V供电就可以解决电位冲突的问题。这个我做过，没问题的。2、上拉电阻与SCL的频率有关，但一般用4.7K就可以了。准确地计算方法是：fSCL ≤ 100 kHz时，（Vcc-0.4）V/3mA<Rp<1000nS/Cb,当fSCL > 100 kHz时，（Vcc-0.4）V/3mA<Rp<300nS/Cb。（..
51单片机写iic时读数据为什么用uchar -
读/写I2C芯片时的数据都是8位无符号数，所以，定义成unsigned char 型的，而通常又用宏定义成uchar的，其实就是unsigned char 型的。
SDA=1;不是将端口固定位高电平，而是关闭单片机内部下MOG管，让SDA线的电平由信号决定。
...在主机读取数据之前,是否需要拉高sda=1??问题很长,看补充 -
应答时，相当于读取一位数据，同样是在scl=1时，由从机改变sda。而起始、结束时，是由主机控制sda。在scl为1时，sda的任何改变都将被视为起始、终止信号。个人理解，如有错误请赐教！ps 当然也可以理解为在读取时仍然是在scl=0时，从机改变sda，不过也不影响逻辑，怎样容易怎样理解呗有帮助请点赞。
io口加上上拉电阻或者降低传输速度就能彻底的解决你的问题。